Apakah lapisan tanah AGND dan DGND harus dipisahkan?
Jawaban sederhananya tergantung situasi, dan jawaban detailnya biasanya tidak terpisahkan.Karena dalam banyak kasus, pemisahan lapisan tanah hanya akan meningkatkan induktansi arus balik, yang lebih banyak merugikan daripada menguntungkan.Rumus V = L(di/dt) menunjukkan bahwa dengan meningkatnya induktansi, noise tegangan meningkat.Dan seiring dengan meningkatnya arus switching (karena laju pengambilan sampel konverter meningkat), gangguan tegangan juga akan meningkat.Oleh karena itu, lapisan pentanahan harus dihubungkan satu sama lain.
Contohnya adalah bahwa dalam beberapa aplikasi, untuk memenuhi persyaratan desain tradisional, daya bus kotor atau sirkuit digital harus ditempatkan di area tertentu, namun juga karena kendala ukuran, membuat papan tidak dapat mencapai partisi tata letak yang baik, dalam hal ini Dalam hal ini, lapisan grounding yang terpisah adalah kunci untuk mencapai kinerja yang baik.Namun, agar desain keseluruhan menjadi efektif, lapisan landasan ini harus dihubungkan bersama di suatu tempat di papan melalui jembatan atau titik sambungan.Oleh karena itu, titik sambungan harus didistribusikan secara merata ke seluruh lapisan pentanahan yang terpisah.Pada akhirnya, sering kali terdapat titik sambungan pada PCB yang menjadi lokasi terbaik untuk mengalirkan kembali arus tanpa menyebabkan penurunan kinerja.Titik sambungan ini biasanya terletak di dekat atau di bawah konverter.
Saat merancang lapisan catu daya, gunakan semua jejak tembaga yang tersedia untuk lapisan ini.Jika memungkinkan, jangan biarkan lapisan-lapisan ini berbagi keselarasan, karena keselarasan dan vias tambahan dapat dengan cepat merusak lapisan catu daya dengan memecahnya menjadi bagian-bagian yang lebih kecil.Lapisan daya renggang yang dihasilkan dapat menekan jalur arus ke tempat yang paling membutuhkannya, yaitu pin daya konverter.Menekan arus antara vias dan penyelarasan akan meningkatkan resistansi, menyebabkan sedikit penurunan tegangan pada pin daya konverter.
Terakhir, penempatan lapisan catu daya sangat penting.Jangan sekali-kali menumpuk lapisan catu daya digital yang berisik di atas lapisan catu daya analog, karena keduanya mungkin masih berpasangan meskipun berada pada lapisan yang berbeda.Untuk meminimalkan risiko penurunan kinerja sistem, desain harus memisahkan jenis lapisan ini daripada menumpuknya jika memungkinkan.
Bisakah desain sistem pengiriman daya (PDS) PCB diabaikan?
Tujuan desain PDS adalah untuk meminimalkan riak tegangan yang dihasilkan sebagai respons terhadap permintaan arus catu daya.Semua rangkaian memerlukan arus, beberapa dengan kebutuhan tinggi dan lainnya memerlukan arus untuk disuplai dengan kecepatan lebih cepat.Menggunakan lapisan daya atau lapisan tanah impedansi rendah yang sepenuhnya dipisahkan dan laminasi PCB yang baik meminimalkan riak tegangan karena permintaan arus rangkaian.Misalnya, jika desain dirancang untuk arus switching 1A dan impedansi PDS adalah 10mΩ, riak tegangan maksimum adalah 10mV.
Pertama, struktur tumpukan PCB harus dirancang untuk mendukung lapisan kapasitansi yang lebih besar.Misalnya, tumpukan enam lapisan mungkin berisi lapisan sinyal atas, lapisan tanah pertama, lapisan daya pertama, lapisan daya kedua, lapisan tanah kedua, dan lapisan sinyal bawah.Lapisan tanah pertama dan lapisan catu daya pertama disediakan agar berdekatan satu sama lain dalam struktur bertumpuk, dan kedua lapisan ini diberi jarak 2 hingga 3 mil untuk membentuk kapasitansi lapisan intrinsik.Keuntungan besar dari kapasitor ini adalah gratis dan hanya perlu ditentukan dalam catatan pembuatan PCB.Jika lapisan catu daya harus dipisah dan terdapat beberapa rel daya VDD pada lapisan yang sama, lapisan catu daya sebesar mungkin harus digunakan.Jangan biarkan lubang kosong, tetapi perhatikan juga sirkuit sensitif.Ini akan memaksimalkan kapasitansi lapisan VDD tersebut.Jika desain memungkinkan adanya lapisan tambahan, dua lapisan pembumian tambahan harus ditempatkan di antara lapisan catu daya pertama dan kedua.Dalam kasus jarak inti yang sama yaitu 2 hingga 3 mil, kapasitansi yang melekat pada struktur laminasi akan menjadi dua kali lipat pada saat ini.
Untuk laminasi PCB yang ideal, kapasitor decoupling harus digunakan pada titik masuk awal lapisan catu daya dan di sekitar DUT, yang akan memastikan bahwa impedansi PDS rendah di seluruh rentang frekuensi.Menggunakan sejumlah kapasitor 0,001µF hingga 100µF akan membantu mencakup kisaran ini.Tidak perlu memiliki kapasitor di mana-mana;memasang kapasitor secara langsung pada DUT akan melanggar semua aturan manufaktur.Jika tindakan berat seperti itu diperlukan, sirkuit akan menghadapi masalah lain.
Pentingnya Bantalan Terkena (E-Pad)
Ini adalah aspek yang mudah untuk diabaikan, namun sangat penting untuk mencapai kinerja terbaik dan pembuangan panas dari desain PCB.
Bantalan terbuka (Pin 0) mengacu pada bantalan di bawah sebagian besar IC berkecepatan tinggi modern, dan merupakan sambungan penting yang melaluinya semua landasan internal chip dihubungkan ke titik pusat di bawah perangkat.Kehadiran pad terbuka memungkinkan banyak konverter dan amplifier menghilangkan kebutuhan akan pin ground.Kuncinya adalah membentuk sambungan listrik dan sambungan termal yang stabil dan andal saat menyolder bantalan ini ke PCB, jika tidak, sistem dapat rusak parah.
Sambungan listrik dan termal yang optimal untuk bantalan terbuka dapat dicapai dengan mengikuti tiga langkah.Pertama, jika memungkinkan, bantalan yang terbuka harus direplikasi pada setiap lapisan PCB, yang akan memberikan sambungan termal yang lebih tebal untuk semua ground dan dengan demikian menghilangkan panas dengan cepat, terutama penting untuk perangkat berdaya tinggi.Di sisi kelistrikan, ini akan memberikan sambungan ekuipotensial yang baik untuk semua lapisan pentanahan.Saat mereplikasi bantalan terbuka di lapisan bawah, bantalan tersebut dapat digunakan sebagai titik ground pelepasan dan tempat untuk memasang unit pendingin.
Selanjutnya, pisahkan bantalan yang terbuka menjadi beberapa bagian yang identik.Bentuk kotak-kotak adalah yang terbaik dan dapat dicapai dengan kisi-kisi silang atau masker solder.Selama perakitan reflow, tidak mungkin untuk menentukan bagaimana pasta solder mengalir untuk membuat sambungan antara perangkat dan PCB, sehingga sambungan mungkin ada tetapi tidak terdistribusi secara merata, atau lebih buruk lagi, sambungannya kecil dan terletak di sudut.Membagi pad yang terbuka menjadi beberapa bagian yang lebih kecil memungkinkan setiap area memiliki titik koneksi, sehingga memastikan koneksi yang andal dan merata antara perangkat dan PCB.
Terakhir, harus dipastikan bahwa setiap bagian memiliki sambungan lubang ke tanah.Area tersebut biasanya cukup luas untuk menampung banyak vias.Sebelum perakitan, pastikan untuk mengisi setiap vias dengan pasta solder atau epoksi.Langkah ini penting untuk memastikan bahwa pasta solder bantalan yang terbuka tidak mengalir kembali ke dalam rongga vias, yang sebaliknya akan mengurangi kemungkinan sambungan yang benar.
Masalah cross-coupling antar lapisan pada PCB
Dalam desain PCB, tata letak kabel beberapa konverter berkecepatan tinggi pasti akan memiliki satu lapisan sirkuit yang digabungkan dengan lapisan lainnya.Dalam beberapa kasus, lapisan analog sensitif (daya, ground, atau sinyal) mungkin berada tepat di atas lapisan digital dengan noise tinggi.Kebanyakan desainer menganggap ini tidak relevan karena lapisan-lapisan ini terletak pada lapisan yang berbeda.Apakah ini masalahnya?Mari kita lihat tes sederhana.
Pilih salah satu lapisan yang berdekatan dan masukkan sinyal pada tingkat tersebut, lalu sambungkan lapisan yang digabungkan secara silang ke penganalisis spektrum.Seperti yang Anda lihat, ada banyak sekali sinyal yang digabungkan ke lapisan yang berdekatan.Bahkan dengan jarak 40 mil, ada perasaan bahwa lapisan yang berdekatan masih membentuk kapasitansi, sehingga pada frekuensi tertentu sinyal masih tergandeng dari satu lapisan ke lapisan lainnya.
Dengan asumsi bagian digital dengan noise tinggi pada suatu lapisan memiliki sinyal 1V dari sakelar kecepatan tinggi, lapisan yang tidak digerakkan akan melihat sinyal 1mV yang digabungkan dari lapisan yang digerakkan ketika isolasi antar lapisan adalah 60dB.Untuk konverter analog-ke-digital (ADC) 12-bit dengan ayunan skala penuh 2Vp-p, ini berarti kopling 2LSB (least signifikan bit).Untuk sistem tertentu, hal ini mungkin tidak menjadi masalah, namun perlu dicatat bahwa ketika resolusi ditingkatkan dari 12 menjadi 14 bit, sensitivitas meningkat empat kali lipat dan dengan demikian kesalahan meningkat menjadi 8LSB.
Mengabaikan sambungan lintas bidang/lintas lapisan mungkin tidak menyebabkan kegagalan desain sistem, atau melemahkan desain, namun kita harus tetap waspada, karena mungkin terdapat lebih banyak sambungan antara dua lapisan daripada yang diharapkan.
Hal ini harus diperhatikan ketika kopling palsu kebisingan ditemukan dalam spektrum target.Terkadang tata letak kabel dapat menyebabkan sinyal yang tidak diinginkan atau sambungan silang lapisan ke lapisan yang berbeda.Ingatlah hal ini saat men-debug sistem sensitif: masalahnya mungkin terletak pada lapisan di bawahnya.
Artikel diambil dari jaringan, jika ada pelanggaran silahkan hubungi untuk menghapus, terima kasih!
Waktu posting: 27 April-2022