Pengemasan canggih adalah salah satu keunggulan teknologi di era 'Lebih dari Moore'.Ketika chip menjadi semakin sulit dan mahal untuk dibuat mini pada setiap node proses, para insinyur memasukkan beberapa chip ke dalam paket canggih sehingga mereka tidak perlu lagi bersusah payah untuk mengecilkannya.Artikel ini memberikan pengenalan singkat tentang 10 istilah paling umum yang digunakan dalam teknologi pengemasan canggih.
paket 2.5D
Paket 2.5D merupakan kemajuan dari teknologi pengemasan IC 2D tradisional, yang memungkinkan pemanfaatan garis dan ruang yang lebih halus.Dalam paket 2.5D, cetakan telanjang ditumpuk atau ditempatkan berdampingan di atas lapisan interposer dengan silikon via vias (TSVs).Lapisan dasar, atau lapisan interposer, menyediakan konektivitas antar chip.
Paket 2.5D biasanya digunakan untuk ASIC, FPGA, GPU, dan kubus memori kelas atas.Pada tahun 2008, Xilinx membagi FPGA besarnya menjadi empat chip yang lebih kecil dengan hasil lebih tinggi dan menghubungkannya ke lapisan interposer silikon.Paket 2.5D kemudian lahir dan akhirnya digunakan secara luas untuk integrasi prosesor memori bandwidth tinggi (HBM).
Diagram paket 2.5D
kemasan 3D
Dalam paket IC 3D, cetakan logika ditumpuk bersama atau dengan cetakan penyimpanan, sehingga menghilangkan kebutuhan untuk membangun System-on-Chips (SoCs) yang besar.Cetakan dihubungkan satu sama lain melalui lapisan interposer aktif, sedangkan paket IC 2.5D menggunakan tonjolan konduktif atau TSV untuk menumpuk komponen pada lapisan interposer, paket IC 3D menghubungkan beberapa lapisan wafer silikon ke komponen menggunakan TSV.
Teknologi TSV adalah teknologi pendukung utama dalam paket IC 2.5D dan 3D, dan industri semikonduktor telah menggunakan teknologi HBM untuk memproduksi chip DRAM dalam paket IC 3D.
Tampilan penampang paket 3D menunjukkan bahwa interkoneksi vertikal antara chip silikon dicapai melalui TSV tembaga metalik.
chiplet
Chiplet adalah bentuk lain dari kemasan IC 3D yang memungkinkan integrasi heterogen komponen CMOS dan non-CMOS.Dengan kata lain, mereka adalah SoC yang lebih kecil, disebut juga chiplet, bukan SoC besar dalam satu paket.
Memecah SoC yang besar menjadi chip yang lebih kecil dan lebih kecil menawarkan hasil yang lebih tinggi dan biaya yang lebih rendah dibandingkan dengan satu cetakan saja.chiplet memungkinkan perancang memanfaatkan beragam IP tanpa harus mempertimbangkan node proses mana yang akan digunakan dan teknologi mana yang akan digunakan untuk memproduksinya.Mereka dapat menggunakan berbagai macam bahan, termasuk silikon, kaca, dan laminasi untuk membuat chip.
Sistem berbasis chiplet terdiri dari beberapa Chiplet pada lapisan perantara
Paket Penggemar
Dalam paket Fan Out, “koneksi” disebarkan ke permukaan chip untuk menyediakan lebih banyak I/O eksternal.Ini menggunakan bahan cetakan epoksi (EMC) yang tertanam sepenuhnya dalam cetakan, sehingga menghilangkan kebutuhan akan proses seperti wafer bumping, fluxing, pemasangan flip-chip, pembersihan, penyemprotan bagian bawah, dan pengawetan.Oleh karena itu, tidak diperlukan lapisan perantara, sehingga integrasi heterogen menjadi lebih mudah.
Teknologi fan-out menawarkan paket yang lebih kecil dengan lebih banyak I/O dibandingkan jenis paket lainnya, dan pada tahun 2016 teknologi ini menjadi bintang teknologi ketika Apple mampu menggunakan teknologi pengemasan TSMC untuk mengintegrasikan prosesor aplikasi 16nm dan DRAM seluler ke dalam satu paket untuk iPhone 7.
Kemasan yang menyebar
Pengemasan Tingkat Wafer Fan-Out (FOWLP)
Teknologi FOWLP merupakan peningkatan pada pengemasan tingkat wafer (WLP) yang menyediakan lebih banyak koneksi eksternal untuk chip silikon.Ini melibatkan penanaman chip dalam bahan cetakan epoksi dan kemudian membangun lapisan redistribusi kepadatan tinggi (RDL) pada permukaan wafer dan menerapkan bola solder untuk membentuk wafer yang dibentuk kembali.
FOWLP menyediakan sejumlah besar koneksi antara paket dan papan aplikasi, dan karena media lebih besar dari die, pitch die sebenarnya lebih santai.
Contoh paket FOWLP
Integrasi heterogen
Integrasi berbagai komponen yang diproduksi secara terpisah ke dalam rakitan tingkat yang lebih tinggi dapat meningkatkan fungsionalitas dan meningkatkan karakteristik pengoperasian, sehingga produsen komponen semikonduktor dapat menggabungkan komponen fungsional dengan aliran proses yang berbeda ke dalam satu rakitan.
Integrasi heterogen mirip dengan system-in-package (SiP), namun alih-alih menggabungkan beberapa cetakan kosong pada satu substrat, integrasi ini menggabungkan beberapa IP dalam bentuk Chiplet pada satu substrat.Ide dasar integrasi heterogen adalah menggabungkan beberapa komponen dengan fungsi berbeda dalam satu paket.
Beberapa blok bangunan teknis dalam integrasi heterogen
HBM
HBM adalah teknologi penyimpanan tumpukan standar yang menyediakan saluran bandwidth tinggi untuk data dalam tumpukan dan antara memori dan komponen logis.Paket HBM menumpuk memori dan menghubungkannya bersama-sama melalui TSV untuk menghasilkan lebih banyak I/O dan bandwidth.
HBM adalah standar JEDEC yang secara vertikal mengintegrasikan beberapa lapisan komponen DRAM dalam satu paket, bersama dengan prosesor aplikasi, GPU, dan SoC.HBM terutama diimplementasikan sebagai paket 2.5D untuk server kelas atas dan chip jaringan.Rilis HBM2 kini mengatasi keterbatasan kapasitas dan kecepatan jam dari rilis awal HBM.
paket HBM
Lapisan Menengah
Lapisan interposer adalah saluran yang dilalui sinyal listrik dari cetakan atau papan multi-chip yang ada di dalam paket.Ini adalah antarmuka listrik antara soket atau konektor, yang memungkinkan sinyal disebarkan lebih jauh dan juga dihubungkan ke soket lain di papan.
Lapisan interposer dapat terbuat dari silikon dan bahan organik dan bertindak sebagai jembatan antara cetakan multi-die dan papan.Lapisan interposer silikon adalah teknologi yang telah terbukti dengan kepadatan I/O pitch halus yang tinggi dan kemampuan pembentukan TSV serta memainkan peran penting dalam pengemasan chip IC 2.5D dan 3D.
Implementasi khas dari lapisan perantara sistem yang dipartisi
Lapisan redistribusi
Lapisan redistribusi berisi sambungan atau penyelarasan tembaga yang memungkinkan sambungan listrik antara berbagai bagian paket.Ini adalah lapisan bahan dielektrik logam atau polimer yang dapat ditumpuk dalam paket dengan cetakan kosong, sehingga mengurangi jarak I/O pada chipset besar.Lapisan redistribusi telah menjadi bagian integral dari solusi paket 2.5D dan 3D, memungkinkan chip di dalamnya berkomunikasi satu sama lain menggunakan lapisan perantara.
Paket terintegrasi menggunakan lapisan redistribusi
TSV
TSV adalah teknologi implementasi utama untuk solusi pengemasan 2.5D dan 3D dan merupakan wafer berisi tembaga yang menyediakan interkoneksi vertikal melalui cetakan wafer silikon.Ia melewati seluruh cetakan untuk menyediakan sambungan listrik, membentuk jalur terpendek dari satu sisi cetakan ke sisi lainnya.
Lubang tembus atau vias digores hingga kedalaman tertentu dari sisi depan wafer, yang kemudian diisolasi dan diisi dengan memasukkan bahan konduktif (biasanya tembaga).Setelah chip dibuat, chip tersebut ditipiskan dari sisi belakang wafer untuk mengekspos vias dan logam disimpan di sisi belakang wafer untuk melengkapi interkoneksi TSV.
Waktu posting: 07-Jul-2023